PAT-NO:

JP401286361A

DOCUMENT-IDENTIFIER: JP 01286361 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

November 17, 1989

INVENTOR-INFORMATION:

NAME

MATSUMOTO, YASUHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP63116103

APPL-DATE:

May 12, 1988

INT-CL (IPC): H01L029/72, H01L021/205, H01L021/31, H01L029/78

US-CL-CURRENT: 257/487, 438/365

ABSTRACT:

PURPOSE: To arrange the constitution so that characteristic abnormality such as drop of withstand voltage of a device, etc., may not occur by providing an insulation film formed on the surface of a selected epitaxial layer by a rotary application method.

CONSTITUTION: As is doped to a P type silicon substrate 1 so as to form an N type buried layer 2 and an oxide film 3 is grown at the surface. A window is opened inside the buried layer 2, and a phosphorous doped N type **SEG** (selective epitaxial growth) area 4 is grown. And an oxide film 5 is grown on the **SEG** area 4. Next, an insulation film 8 is formed by a rotary application method. Since applied film is formed thick on a facet 7 at the corner part of the **SEG** area 4 this way and the entire surface of the **SEG** area 4 is planed, if boron is implanted by an ion implanting method, uniform base 6 is formed. Hereby, even if impurity is implanted by the ion implanting method, an impurity introduced

3/1/06, EAST Version: 2.0.3.0

layer is formed uniformly to the depth direction inside the selective epitaxial layer, therefore drop of withstand voltage does not occur.

COPYRIGHT: (C)1989,JPO&Japio

3/1/06, EAST Version: 2.0.3.0

⑩ 公 開 特 許 公 報 (A) 平1-286361

@公開 平成1年(1989)11月17日 庁内整理番号 識別記号 ⑤Int. Cl. ⁴ 8526-5F H 01 L 29/72 7739-5F 21/205 21/31 Z - 6824 - 5F29/78

Z-8422-5F審査請求 未請求 請求項の数 1 (全3頁) 3 0 1

60発明の名称 半導体装置

> 願 昭63-116103 即特 願 昭63(1988)5月12日 29出

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内。 松本 ⑫発 明 康 彦 者

日本電気株式会社 東京都港区芝5丁目33番1号 勿出 顋 人

何代 理 人 弁理士 内 原

細

発明の名称

半導体裝置

特許請求の範囲

半導体基板上の絶縁膜の閉口部に選択的に形成 されたエピタキシァル層表面に回転途布法で形成 された絶縁膜を設けたことを特徴とする半導体装 **A**.

発明の詳細な説明

〔産業上の利用分野〕

木発明は半導体装置に関し、特に選択エピタキ シャル成長領域を有する半導体装置に関する。

〔従来の技術〕

従来の選択エピタキシァル成長(Selective Epi taxial Growth 、以下SEGと記す)領域を有す る半導体装置の一つとして、シリコンのSEG領 娘を有するバイポーラトランジスタがある。

第3図(a)、(b)は従来のトランジスタの ベースまで形成した半導体チップの平面図及びB - B′級断面図である。

結晶面が(100)であるP型Si基板1の表 面にAsをドープしてN型の埋込間2を形成し、 この埋込層2の酸化膜厚が1.0μmになるよう にシリコン酸化膜3を成長させる。埋込層2の内 個に窓開けを行い、この中にだけSiが折出す る成長条件でN型のSEG層4を成長させる。 SEG領域4の上に酸化膜5を形成した後、イオ ン注入法により、ホウ素を打ち込み熱処理を行 ないベース層6を形成する。さらにエミッタと Ag電極を通常の方法を用いて形成する(図示せ ず).

(発明が解決しようとする課題)

上述したSEG領域を有するバイボーラデバイ スでは、長方形のSEG領域4の辺が<100> 方向を向くように配置されているため、SEG領 娘4のコーナー部にファセットと呼ばれる(10 0)面とは異なる成長面7が現われる。このため、 ベースを形成すると、第3図に見られるように、ファセット7の下のベース層6が埋込層2に近づくため、N型SEG領域4のコレクタと、P型のベース層6の耐圧が低下するという問題がある。
(課題を解決するための手段)

本発明の半導体装置は、半導体基板上の絶縁膜の開口部に選択的に形成されたエピタキシェル層表面に回転塗布法で形成された絶縁膜を設けたものである。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第1の実施例の断面図である

圧エピタキシァル成長装置を用いて下記条件で行なった。

成長温度	900	\mathcal{C}
SiH ₂ C I ₂	流量 300	SCCM
II C g	流型 500	SCCM
PH,	流量 25S	CCM
		(H ₂ ~- 2 50ppm)

 H2
 流量
 60 S L M

 成長時圧力
 40 T o r r

このSEG領域4の上に厚さ200 n m の酸化版5 を成長させる。次に、塗布法を用いて絶縁 版8 を形成する。本実施例では、シリコン酸化 収 を R n S i (〇日) 4-。〕が有機 を R n S i (〇日) 4-。〕が有機 深別に溶解したものを表而に回転塗布した後、無処理を行ない、有機溶剤を 膜中から焼き 飛ばしたり、 で 限と焼き締めたりすることで 得られる。 膜原は ケイ素化合物の 濃度や、塗布時の回転数で制御することができう。

こうしてSEG領域4のコーナー部のファセッ

ト7上には厚く透布膜が形成されSEG領域4の 表面全体が平坦になるためイオン注入法でホウ素 を打込むと均一なベース6が形成できる。

第2図(a).(b)は本発明の第2の実施例の平面図及び断面図である。

A s のイオン注入によってソース・ドレイン領域 1 4 を形成しても、ファセット 7 の領域で A s が深く入ることがないので、耐圧は低下しない。

(発明の効果)

以上説明したように、本発明は、選択エピタキシェル層表面に回転途布法で形成した絶縁膜を設けたので、選択エピタキシェル層表面全体が平坦になり、イオン注入法で不純物を打込んでも選択エピタキシェル層内の深さ方向に対し不純物導入層が均一に形成されるため、デバイスの耐圧低下窓の特性異常は発生しないという効果がある。


図面の簡単な説明


第1図は本発明の第1の実施例の断面図、第2図(a)、(b)は本発明の第2の実施例の平面図及びA-A、線断面図、第3図(a)、(b)は従来のトランジスタのベースまで形成した半導体チップの平面図及びB-B、線断面図である。

1 ··· P 型 S i 基 板 、 2 ··· 埋 込 層 、 3 ··· 酸 化 膜 、 4 ··· S E G 膜 、 5 ··· 酸 化 膜 、 6 ··· ベース 層 、 7 ···

ファセット、8 … 酸化 版、12 … ゲート 酸化 膜、13 … ゲート 電 極、14 … ソース・ドレイン 領域。

代理人 弁理士 内 原 智





第 3 図

-311-